可配置逻辑单元CLCx简介

　可配置逻辑单元CLCx提供在软件执行速度限制之外工作的可编程逻辑。该逻辑单元可选择八个输入信号的任意组合，并通过使用可配置的门将可选输入减少至四根逻辑线，这些逻辑线可驱动八个可选单个输出逻辑功能中的一个。

　输入源为以下信号的组合：两个I/O引脚、内部时钟、外设、寄存器位。

　可将输出内部连接到外设和一个输出引脚。

　上图是通过CLCx的信号流的框图。其中，输人数据选择门部分详见下图。  

　该单片要可进行的配置如下：

　组合逻辑：AND、NAND、AND-OR、AND-OR-INVERT、OR-XOR、OR-XNOR。

　锁存器：S-R、带置l和复位功能的时钟控制D型锁存器、带置l和复位功能的透明D型锁存器、带复位功能的时钟控制J-K型触发锁存器。