组合逻辑电路

    任意时刻的输出信号仅决定于该时刻的输入信号,而与原始状态无关的数字电路称为组合逻辑电路，简称组合电路。
    组合电路的分析方法一般是，根据给定的逻辑电路，逐级写出信号的逻辑表达式或真值表，进而分析电路的逻辑功能。
    组合电路的设计，一般可依下列步骤进行：
      1. 根据命题要求列出真值表；  
      2. 根据真值表列出逻辑表达式，
      3. 化简逻辑表达式：
      4. 根据化简的逻辑表达式，画出逻辑电路图。
    常用的组合逻辑电路有器、译码器、加法器（包括半加器和全加器）以及多路选择器和分配器等。