TMS320C6701在电离层垂直探测系统中的应用_DSP论文
关键词：电离层垂直探测系统 dsp fpga m序列
自从20世纪70年代末第一片数字信号处理器芯片（dsp）问世以来，dsp就以数字器件特有的稳定性、可重复性、可大规模集成，特别是可编程性高等优点，为数字信号处理的发展带来了巨大的机遇。ti公司推出的c6000系列dsp本身就是针对多通道无线通信和有线通信的应用领域，因此在通信、电子对抗、雷达系统等需要高度智能化的应用领域，这种芯片的高速处理能力和丰富的片内外设接口具有不可取代的优势。
电离层垂直探测系统（uis）的主要功能是对电离层进行实时探测，获取电离层参数变化状态和高频信道传输特性，同时它也可以用作频率管理系统。在脉冲压缩伪随机码调相体制的uis系统中，经过编码的电波信号由天线发射后，经电离层的反射到达地面，回波被接收机接收，从而得到电离层信道散射函数、散射多普勒频移等有用。uis系统采用的是一种收发共用天线体制，即接收机和发射机交替工作，通过天线开关交替使用同一部天线。
本文提到的电离层垂直探测系统是一种新型的、同步实时的探测平台。在该系统的研制过程中，基于先进的软件无线电思想和eda的设计方法，采用高性能的dsp（tms320c6701），构造了一个应用于uis中的实时同步的dsp信号处理模块，从而使uis系统具备适应性强、升级方便等优点。
1 uis系统原理、算法与结构
电离层是时刻变化的，电离层信道可被视为一个时变系统，系统的特性可由其脉冲响应函数h(t,tp)来描述，称为“双时响应”函数。其中，t指系统随时间变化的一个时间变量；另一个时间变量tp，在电离层探测中为信号群传播时间。该函数对时间t做傅里叶变换可得到电离层信道的散射函数：
在uis系统中，发射波采用相位调制（所有的调制以复数表示），发射波信号可表示为：
式中，u(t)表示调制信号，f0是载波频率。由于这是个窄带信号，对其进行同步解调并采用低通滤波可得到的接收信号为：
在利用脉冲雷达探测电离层信道参数的一般系统模型中，把调制信号u(t)作时间tp的延时，并用它与接收信号做相关运算，相关计算的时间长度为t0，则在te时刻两者的互相关函数为：
实验表明，多数情况下电离层信道的平衡性可以持续10s～600s,在10s以内，电离层可以看作是一个线性时不变系统，即认为在t0（t0<10s）时间内，h(t,τ)≈h(tc,τ)。交换公式（4）的积分顺序后，得：
如果cu,u=δ(tp)[δ(tp)为冲击响应函数]，则h(tc,tp)=cr,u(tc,tp)。用变量t代换tc，即：
h(t,tp)=cr,u(t,tp) (6)
从（5）式和（6）式可以看出，采用具有良好自相关性的伪随机码对发射载波进行调制，每次测量就可直接得到特定时间t的电离层信道的一次单频全路径“回波～距离函数”。即在全路径上观测一个频点，通过在单频点多次测量，将测量结果按时间顺序排列便得双时响应函数。对双时响应函数做关于时间t的fourier变换即可得到电离层信道的散射函数。由散射函数可得探测电路上的多径展宽和多谱勒展宽，进而可得到短波通信的相关时间、相关带宽这些信道特性参数，从而可实时确定短波通信的最佳码长，调制、解调参数，分集参数等。另外，通过对散射函数的波形分析，可得到电离层的动态变化特性。
uis系统组成如图1所示。pc机负责整个系统的控制操作、图形显示、数据保存；dsp信号处理模块负责控制fpga产生阶数可变的m序列和灵活多变的收发开关时序、从接收机串口接收回波信号、进行相关的数字信号处理、与pc机通信等；dds负责发射信号（m序列）的调制。
从图1可以看出，dsp信号处理模块在uis系统中处于核心地位，将同时或依次处理各种不同的任务。该模块对所执行任务的合理安排以及该模块与其它模块之间的通信是整个uis系统正常工作的关键。本文将重点介绍uis系统中dsp信号处理模块的设计。
2 dsp信号处理模块的设计
dsp信号处理模块的核心——dsp采用ti公司的主流芯片tms320c6701，主要具备以下特点：（1）运算速度快。该芯片为浮点型，最高运行频率达150mhz，可以进行并行计算，最多可具备八条流水线，最高运行速度可达1000mflops。（2）外部存储空间大。通过片内集成外设emif接口可无缝连接128k×32bit sbsram和两块4m×32bit的sdram。（3）丰富的片内集成外设。具有三个多通道缓冲串口（mcbsp）和四个dma通道。（4）具有可访问dsp整个存储空间的主机口（hpi）和32bit/33mhz的pci主/从模式接口，便于dsp与pc机通过pci总线以hpi方式进行通信，支持多种加载模式。dsp信号处理模块结构图如图2所示。
2.1 dsp与fpga的接口
在uis系统中，天线开关的收发时序是灵活多变的，m序列的阶数是在线可调的。为了保证本系统的适应性和灵活性，m序列与时序产生模块由fpga器件构成。fpga器件选用altera公司的ep1k50，其丰富的门资源（5万门）确保了日后该模块的可升级性。模块功能由硬件描述语言verilog完成。dsp与fpga的接口框图如图3所示，dsp通过接口模块把m序列的阶数和时序参数传递到fpga并启动fpga工作。
tms320c6701 dsp具有三个多通道缓冲串口，并可配置为通用i/o口。在dsp信号处理模块中，将tms320c6701 dsp的mcbps1、mcbsp2的管脚clkx、fsx、clkr、fsr设置为通用i/o口，通过八个i/o口实现dsp与fpga的通信，传送相关参数；fpga中的接口模块按照规定的协议将相关参数传送到m序列与时序产生模块转换为m序列的阶数和时序参数，从而实现dsp在线调整m序列的阶数和时序参数，大大提高了系统的灵活性。
2.2 dsp与接收机的接口
接收机接收到数据后由接收机的串口输出数字，经过dsp的mcbsp0送到dsp，再经emif送到外部扩展存储区sbsram（以下简称dsp缓存区）；在接收到一块数据后，将这块数据送到dsp的外部扩展存储区sdram（以下简称dsp计算区），供dsp进行相关运算。
dsp信号处理模块分配dma ch0服务于mcbsp0，指定dma ch0的同步事件为串口接收事件（revt0）。mcbsp0每接收到一个数据时，就启动一个revt0事件，驱动dma ch0将接收数据寄存器（drr）中的数据搬移到dsp缓存区。当dma ch0搬移完一块数据时，副控寄存器中的块传输中断使能标志位（以下简称block ie）发生变化，从而产生中断。在中断服务程序中，初始化并启动dma ch1将数据从dsp缓存区送到dsp计算区，同时重新初始化block ie，以便触发下一次中断。
2.3 dsp数据处理与相关运算
如图4所示，dma ch1在搬移接收数据的同时也将块接收完成标志字（0xf0f0）搬移到dsp计算区，dsp不断查询dsp计算区中的标志字（其初始化值为0x0f0f），若其为0xf0f0，则认为接收数据已搬移到dsp计算区；然后把该标志字改写为0x0f0f，以便在对下一次块接收数据进行有效查询的同时将本块数据进行相关运算。
相关算法是数据处理的核心，其功能是计算序列与接收码的移位相关，从公式（5）可以看出，由此将得到电离层的冲击函数，即系统模型。相关算法用dsp专用的汇编语言实现。经过编译工具的三级优化，可进入深度流水和并行执行状态，极大地提高了dsp的运算效率，缩短了程序执行时间。
tms320c6701的150mhz的运行速度以及相关算法代码的高效确保了在接收两次块数据的间隙内相关算法已完成且处理结果已搬移到dsp输出缓冲区，因此不会造成本块数据还没有处理完就被下载数据覆盖的错误，保证了相关运算结果的正确性。
相关计算完毕后，将运算送到输出缓存区，供pc机读取。
2.4 dsp与pc机的通信
tms320c6701内部结构的最大特点是片内提供多种集成外设，拥有可以访问dsp整个存储空间的主机口（hpi）和32bit/33mhz pci主/从模式接口。如图5所示，通过外接专用pci接口芯片amccs5933实现dsp与pc机通信的硬件接口。
pc机端采用visual c++6.0作为开发平台，基于tm公司提供的动态链接库evm6x.dll开发pc机与dsp的通信程序。
pc机端通过dsp的hpi口初始化dsp，转载dsp程序代码，输入系统探测参数，启动dsp工作，访问dsp整个存储空间，从dsp的处理结果缓存区读取运算后的结果。
通过试验，获得了电离层的垂测数据，验证了本系统的可行性，特别是dsp信号处理模块工作的正确性。图6是今年5月19日武汉当地时间上午10点28分散射函数的垂测实验结果，发射频率为8.6mhz。从图中可以看到，无es层时，f层回波明显，且o波、x波间距变大。
随着dsp、fpga芯片成本下降，性能提高，现代雷达设计不再采用硬件化程序较高的芯片。本文提出的充分利用tms320c6701运算速度快和片内外设接口丰富等特点实现的实时同步的dsp处理模块，对今后dsp在雷达上的应用具有一定的指导意义。