一种基于FAS466的合成孔径雷达高速数据记录器的设计_接口电路论
关键词：fas466处理器 合成孔径雷达 高速数据记录 scsi接口标准
合成孔径雷达(sar)经历了从光学记录成像到数字记录成像，从低分辨率到高分辨率，从单通道、单极化到多通道、多极化，从单频到多频的发展过程。sar系统的迅速发展，使sar的数据量也急剧增多，普通的存储器已经无法满足sar系统对大容量、高速数据存储的要求。
常规的数据记录器的设计思路是通过高速pci接口，采用scsi总线处理器将高速数字信号存入scsi硬盘。其缺点是数据传输的速率受pci带宽的限制，而且pci接口对微机系统的依赖性，使系统的模块化设计变得非常困难。另外，sar对数据记录器的可靠性和工作环境的要求也非常高，使sar数据记录器不能按照常规的方法设计。笔者通过对sar系统的研究，基于模块化设计的思想，开发了一种基于fas466的高速实时数据记录器。其特点是采用高速dma接口、可脱离微机平台工作、体积小、可靠性高，实际持续存储速度达到72mb／s。
图1
1 scsi总线和硬盘
scsi是美国ansi9．2委员会定义的计算机和外设之间的接口标准。本系统采用scsi硬盘，因为5csi接口比常见的ide接口具有更多优点：(1)scsi提供了一个高速传输通道，传输速度更快；(2)scsi接口采用总线主控数据传输(bus master data transfer)，占用cpu资源少；(3)可同时串接多台不同类型的设备；(4)scsi硬盘在标识硬盘扇区时使用了线性的概念，即硬盘只有顺序的第1扇区、第2扇区…第n扇区，不像ide硬盘的"柱面／磁头／扇区"三维格式。这种线性编排方式访问延时最小，可加快硬盘存取速率，尤其在持续大容量控据存储时，所显现的优势更为明显。
2 系统的硬件结构设计
整个系统的设计总体框图如图1所示，包括高速数据源、高速差分接收器、dma控制器、数据缓存器、dsp微处理器、scsi协议控制器和高速scsi硬盘等子系统；下面分别给出各子系统的设计(pad bus表示控制信号线，data bus表示数据信号线)。
2．1 高速数据源和高速差分线性接收器
系统的高速数据源接口为16位的并行接口，数据传输接口的所有信号均采用低电压差分模式lvds传输，信号进入记录器之后要将lvds电平转换成ttl电平。
2．2 数据缓存器
数据缓存的目的是为scsi的高速dma传输做好准备，使两边数据传输速度匹配。数据的流向一般是一个口进，一个口出，不对信号进行任何处理。双口随机存储器ram虽然也可完成这个任务，但是由于它需要复杂的地址译码电路，所以不采用，而采用fifo。由于sar系统每帧数据小于8kb，本系统选用的fifo深度为8kb。
2．3 scsi协议控制器--fas466
fas466(fast architecture scsi processor)处理器是qlogic公司1999年上市的一种高性能scsi引擎，它源于qlogic公司的tec450／452三重嵌入式控制铝系列，可提供ultra2 scsi的同步传输速率，支持先进的scsl自动配置模式的1层和2层协议，内部嵌有微控制器，能够通过编程方式灵活地协调scsi作业队列，可以工作在启动或目标模式并支持单端或低电压差分模式的scsi连接。
fas466区别于其它scsi协议控制器的最大特点是它采用微处理器和dma接口结构，而常见的scsi协议控制器采用pci接口总线结构。这是本设计采用fas466的一个主要原因。采用微处理器和dma接口结构，可以通过dsp对传输进行控制，脱离微机平台，减少传输带宽限制，使数据记录器具有非常好的灵活性和可移植性。 fas466由scsi控制器、微控制器、dma接口和微处理器接口四个模块组成。外部微处理器通过微处理器接口对fas466进行控制，scsi控制器提供灵活、有效的底层scsi协议控制，微控制器负责控制数据从dma接口到scsi硬盘的传输以及各个模块之间的协调。图2为fas466的内部结构。
2．4 oma控制器
本设计采用dma接口代替高速数据存储中常见的pci接口。这不但使传输数据的速率有了比较明显的提高，而且使数据记录器可以脱离微机系统，使模块化设计成为现实。
本设计采用cpld器件实现dma控制器，而不采用专用的dma控制器，主要考虑以下一些因素：本设计的数据传输速率达到72mg／s，一般的专用dma控制器难以胜任；专用的dma控制器与fas466之间的连接需要大量的逻辑转换电路和外围连线，使设计难度加大；dma控制器还需要在dsp的控制下与fas466进行协调才能一起工作，这增加了软件编程的难度；使用cpld器件，除了完成dma控制器的功能之外，还可以把电路中的译码、逻辑转换、系统复位等模块设计进去，减小了设备的体积，方便了以后对系统的升级和改进。
图3
2．5 dsp微处理器
该高速数据记录器选用ti公司的tms320f206作为微处理器。主要考虑tms320f206片内包含32k×l6字的flash eeprom，使dsp周围电路简单、设备的体积减小，而且系统升级也比较方便；指令集非常丰富，与tms320c5x系列指令兼容；tms320f206的指令周期为50ns，符合系统对dsp速度的要求。
dsp负责对各个模块进行协调和控制，实现高速数据记录的功能。需要注意的是：fas466的微处理器接口数据／地址总线是复用的，而tms320f206的数据／地址总线是分开的，需要外部逻辑将数据和信号总线整合。高速数据通过信号源接口进入本系统，首先进行电平转换，然后进入数据缓存器；在dma控制器的控制下进入scsi协议控制器；最后通过scsi协议控制器存入高速scsi硬盘。整个数据流程中，dsp微处理器负责各个子系统之间的协调和控制。由于采用分离的微处理器总线和dma总线结构，因此达到了较高的记录速度。
3 系统的软件设计
软件模块的设计是本系统设计的重点和难点，它负责对相关硬件控制和协调，最终实现scsi协议、硬盘的控制和dma传输等。本系统中，软件设计分为dsp控制软件和dma控制器的cpld实现两部分。程序的优劣关系到整个系统数据存储的速度，下面分别讨论。
3．1 dsp控制软件
一般来说．要完成一次数据交换必须完成scsi总线的仲裁、选择、消息、命令、数据和状态等阶段。这些阶段，微处理器tms320f206通过对fas466寄存器的读写控制完成实现。fas466的寄存器主要有：
(1)命令寄存器(command register)：f206通过向命令寄存器写入相应指令，控制fas466完成初始化、复位、总线分配与复位以及scsi总线各个阶段的转变等功能；(2)fifo寄存器(fifo register)：这是一个16字深的fifo寄存器，scsi硬盘和fas466之间的数据交换都通过这个fifo完成；(3)传输计数寄存器(transfer count register)：是一个减法计数器，用于保存一次dma数据传输的字节数；(4)中断寄存器(interrupt registet)：f206通过fas466中断寄存器了解scsi命令的执行情况，从而决定程序的执行流向。
scsi控制软件流程如图3所示。首先初始化scsi控制器，然后scsi控制器与scsi硬盘建立同步传输协议，在硬盘准备好的情况下才可以发送各种scsi命令，如读、写等，同时处理好各种意外情况的发生。
3．2 dma控制器的cpld实现设计
fas466外部dma控制器由cpld实现。fas466通过dreq信号有效请求数据传输；dma控制器检测到dreq有效并且外部fifo非空，则使dack有效并通知fas466开始dma传输。控制器的状态机如图4所示。cpld除了实现fas466的外部dma控制器之外，还实现fas466与外部微处理器的部分逻辑和其它逻辑控制。cpld内部逻辑功能模块如图5所示。
本文介绍了一种基于高性能scsi总线处理器fas466的专用高速sar数据存储设备的设计。本设备可以脱离微机平台将sar数据实时高速记录到scsi硬盘。数据传输采用高速dma接口，实现了模块化设计，可移植性好，可以灵活地应用在各种系统中。