嵌入式MPEG—4解码系统的设计与实现_嵌入式系统论文
关键词：嵌入式系统 mpeg—4 mips
随着通信和网络技术的飞速发展，多媒体及其视频流应用越来越广泛，同时用户也对视频传输速率和图像质量有更高的要求，mpeg-4标准适时地解决了多媒体压缩存储和传输的问题。但是目前多数播放器都是在pc机上运行，应用范围受到很大限制。研究和开发一种嵌入式的mpeg-4解码系统终端具有重要的现实意义和实用价值。
mpeg-4标准是由国际运动图像专家组于2000年10月公布的一种面向多媒体应用的视频压缩标准。它采用了基于对象的压缩编码技术，在编码前首先对视频序列进行分析，从原始图像中分割出各个视频对象，然后再分别对每个视频对象的形状信息、运动信息、纹理单独编码，并通过比mpeg-2更优的运动预测和运动补偿来去除连续帧之间的时间冗余。其核心是基于内容的尺度可变性(content-based scalability)，可以对图像中各个对象分配优先级，对比较重要的对象用高的空间和时间分辩率表示，对不甚重要的对象(如监控系统的背景)以较低的分辩率表示，甚至不显示。因此它具有自适应调配资源能力，可以实现高质量低速率的图像通信和视频传输。
图1
mpeg-4以其高质量、低传输速率等优点已经被广泛应用到网络多媒体、视频会议和多媒体监控等图像传输系统中。目前国内外大部分成熟的mpeg-4应用均为基于pc层面的客户端和服务器模式，应用在嵌入式系统上的并不多，且多数嵌入式mpeg-4解码系统大多使用商业的嵌入式操作系统，如windows ce、vxworks等，成本高、灵活性差。如以嵌入式linux作为操作系统不仅开发方便，且可以节约成本，并可以根据实际情况进行裁减，占用资源少、灵活性强，网络性能好，适用范围更广。
下面详细地介绍此嵌入式mpeg-4解码系统的设计原理、硬件和软件组成。
1 系统设计原理
系统设计包括硬件和软件。硬件主要分控制系统、mpeg-4解码系统、输入数据源三部分。数据源可以是ide接口设备(如硬盘)或网络端口。控制系统对系统各部分进行监测和控制、完成数据流的传输等。如图1所示，它主要由主控芯片、flash和sram组成。主控芯片通过pci总线控制系统其他模块，是控制系统的核心；flash里固化嵌入式linux操作系统，存放应用软件和备份数据；sdram作为内存供系统运行使用。mpeg-4硬件解码系统采用硬解码方式，负责将输入的mpeg-4数据流解码成普通的电视信号，其核心是解码芯片。为解决数据流不稳定的问题，解码芯片通常使用sdram进行数据缓冲才可以保证正常解码过程，解码芯片的输出数字音频、视频数据还要经数模转换器(dac)转换成模拟电视图像信号和声音信号。解码芯片通过i2c总线发送指令配置音、视频数模转换器。整个系统框图如图1所示。
图2
软件主要包括嵌入式linux移植、解码驱动和应用程序编写。嵌入式linux移植到由主控芯片flash控制器控制的flash里，操作系统程序文件分成五个主要部分：bootloader、kernel、ramdisk、usr和boot_param，分别放在flash内的五个模块中。根据不同模块的具体功能采用不同的文件方式：bootloader、kernel、ramdisk和boot param，开发好后不需要动态改变，且容量小，使用节省空间的romfs只读文件系统，usr模块内容较多并需要进行读写操作，要使用支持动态擦写保存的jffs文件系统。
2 系统硬件设计
系统的硬件设计主要分三部分：数据源接口设计、控制系统设计和解码系统设计。数据流先要从数据源经数据源接口送至pci总线，此系统数据源接口为pci总线上的pci／ide桥芯片和网络控制芯片。这部分采用通用的电路，本文不做详细介绍。
2．1 控制系统设计
控制系统调配系统资源、控制系统各个部分以及数据流的传输。主控芯片采用东芝公司的tmpr4925xb-200。它是一款64位mips，内部集成了nand flash控制器(flashc)、32位pci总线控制器(pcic)、4通道dma控制器、4通道sdram控制器(sdramc)、外部总线控制器(ebusc)、外部总线接口(e—busi)以及2个通用串口等，并通过内部总线对它们分别进行控制。其工作主频200mhz，处理速度快，功能强，性价比高，能很好满足嵌入式linux系统的需求。
图3
mips通过内部的flashc和sdramc实现对外围flash和sdram的控制，其中sdram的数据地址线要与外部总线控制接口(ebusi)连接，flash的数据地址线连接到对应的flashc的数据地址端口。mips通过pci总线控制器(pcic)控制其他pci接口设备，其控制原理图如图2所示。
2．2 mpeg-4解码系统设计
解码系统实现mpeg-4硬解码，将pci总线传来的视频码流转换成电视信号输出。此部分关键是解码芯片选择及相关电路的设计。解码芯片采用vweb公司的vw2010 a／v／s编解码芯片，它可以实现mpeg—1、mpeg-2、mpeg-4和h．263的视频编解码，可以编恒速码流或变速码流，码流速率为22．5kbps～15mbps，编解码能同时进行，可实现codec、转码功能，还可以进行mp3、aac、ac-3和g7xx等多种格式的音频编解码。
vw2010有pci、gpio、i2s和cdi等多种数据接口，解码输入端口有两个：host／pci port和cdi(compressdata input)port cdi port还分串行和八位并行两种输入方式。解码原理图如图3所示。
mpeg-4视频数据流送至vw2010后，由它内部的pci接口(host／pci interface)传送到芯片内部的解复用模块(demux)；解复用输出单节目视频流再经过内部解码总线和解码存储接口单元(dmiu)存储在解码缓冲区sdram中(sdram经dmiu连接到内部解码总线上)；再由片内精简指令集计算单元(risc)、数字信号处理器(dsp)和vld、iq／idct、mcu、dcpu等专用微处理单元通过内部总线解码；解码后视频、音频数据分别由视频输出单元(vou)、音频输出单元(aou)输出，视频单元输出8位数字y、c-r、c-b三者比为4∶2∶2的itu-r．bt．656格式的数据。音频输出单元通过i2s总线输出数字音频信号，两者经过各自的数模转换器(dac)输出模拟的电视信号。
音频数模转换芯片选用philips公司的udal342ts音频编解码芯片，将i2s总线输出的解码后的数字音频信号转换成左右声道音频模拟信号输出。视频数模转换芯片选用philips公司的saa7129ah数字视频编码器，解码前要通过vw2010的i2c控制函数配置其寄存器。saa7129ah将vw2010解码输出单元输出的8位数字y、c-b、c-r视频数据变成pal(ntsc)制式的混合电视广播信号(cvbs)、适用s端子的y、c信号或者r、g.、b三原色信号输出以适应不同场合需要。
3 系统软件设计
本系统软件设计主要分为嵌入式linux操作系统内核移植、vw2010、pci桥芯片及网口等系统驱动程序编写和解码应用程序的编写，其体系结构及与硬件的关系如图4所示。
嵌入式linux操作系统是用户控制系统的硬件平台，系统驱动程序采用模块化形式，向上为用户层的解码应用程序提供api函数，向下通过系统硬件api函数控制系统硬件。vw2010驱动模块采用实时加载方式，其他如网口、i2c和pci／ide接口等驱动通用性强，直接编译入内核。解码应用程序则实现系统mpeg-4数据流的传输和解码。
linux下的驱动开发技术已经发展成熟，嵌入式linux内核的定制和移植也很普遍，本文不作详细的阐述，主要介绍解码应用程序。
以ide硬盘文件解码为例，解码程序主要由两部分组成：主程序和解码线程程序。解码线程程序主要控制mpeg-4数据流的传输，先从数据源(ide接口硬盘)获取mpeg-4数据流文件，再以块的方式将数据传送至w2010进行数据流的解码，然后在检测外部中断信号同时不断地把文件中的数据以块的方式写入vw2010，直到文件终止或者外部信号中断解码过程。解码过程相对独立。为便于其后台用使用线程的方式实现，线程的级别要设为最高。主程序主要进行系统初始化工作，内容包括读取解码参数，配置saa7129的寄存器，启动并检查mips，开启vw2010并加载配置文件等。
如果数据源是从以太网端口输入，修改相应的配置选项，把对硬盘文件的操作换成对ip数据包的操作，把数据包解成mpeg-4数据流文件，再写入vw2010。
vw2010提供了十分齐全的api函数供使用，包括i2c配置、输入输出控制、解复用和解码控制等，在vw2010的驱动模块加载后可以在c＋＋语言里直接调用，极大方便了软件程序的编写。主程序流程图如图5所示。
本文介绍了一种嵌入式mpeg-4视频流解码系统，该系统采用硬解码方式实现ide接口设备或网络端口输入的mpeg-4码流(es、ps和ts)转换成pal／ntsc制式的电视信号输出。系统采用64位mips芯片tm-pr4925xb-200作为主控制器，以vw2010作为mpeg-4解码芯片；采用嵌入式linux作为操作系统和模块化的vw2010驱动程序，解码应用程序简单实用，可扩展性强。实验证明此系统可稳定地对比特率1mbps～16mbps的mpeg-4码流进行解码，在码流比特率为2mbps时，图像的质量仍与普通dvd效果相似。可广泛用于ip电视、卫星电视、基于mpeg-4标准的数字电视广播系统中，应用前景十分广阔。