基于PCI总线的双DSP系统及WDM驱动程序设计_接口电路论文
关键词：pci总线 pci2040 dsp ddk wdm
ti公司专门推出了pci2040桥芯片是专门针对pci总线和dsp接口用的，本文利用它和dsp来处理视频信号，并用双端口ram实现dsp之间的数据传输。
1 硬件设计
1.1 pci总线控制芯片pci2040
pci总线是一种不依附于某个具体处理器的局部总线，它支持32位或64位的总线宽度，频率通常是33mhz，目前最快的pci2.0总线工作频率是66mhz。工作在33mhz、32位时，理论上最大数据传输速率能达到133mb/s。它支持猝发工作方式，提高了传输速度，支持即插即用，pci部件和驱动程序可以在各种不同的平台上运行。
实现pci总线协议一般有两种方法，一是用fpga设计实现，但pci协议比较复杂，因此难度较大；二是采用pci总线控制芯片，如amcc公司的s5933、plx公司的pci9080等通用的pci接口芯片。ti公司专门推出了针对pci总线和dsp接口的芯片pci2040，它不但实现了pci总线控制的功能，而且提供了和dsp芯片无缝的接口，因而大大简化了系统设计的复杂度并缩短了开发时间。
pci2040是一个pci-dsp桥接器件，它提供了pci局部总线和tms320c54x 8位主机接口(hpi)与tms320c6x 16位主机接口的无缝连接。一片pci2040最多能同时挂接4片dsp芯片。同时，它还提供了一个串行eeprom接口，一个通用输入输出接口(gpio)和一个16位通用总线接口(为ti jtag测试总线控制器提供接口)。pci2040只能作为pci目标设备使用，不能作为pci主设备使用；它只支持单字的读写，不能提供dma操作。pci2040能够兼容3.3v和5v信号环境熛低持械3.3v和5v信号可以直接从pci插槽中获得。
pci2040和tms320c6201的接口如图1所示。
1.2 pci2040寄存器说明
pci2040桥256字节的配置头如图2所示，hpi csr 基地址、控制空间基地址(control space base address)值都是系统自动分配的。所有的pnp器件都是如此熕将控制空间映射到主机内存，映射的空间大小为32kb。4片dsp芯片的选择是通过解码pci_ad14、pci_ad13来实现的，其对应关系如表1所示。而dsp hpi寄存器的地址则是由pci_ad12和pci_ad11来决定的，其对应关系如表2所示。
图1 pci2040和tms320c6201的接口
表1 dsp选择
ad[14:13] | tms320c6x dsp |
00 | hcs0（选择第一块dsp） |
01 | hcs1（选择第二块dsp） |
10 | hcs2（选择第三块dsp） |
11 | hcs3（选择第四块dsp） |
表1 hpi寄存器映射
ad[12:11] | tms320c6x hpi register |
00 | hpi控制寄存器 |
01 | hpi地址寄存器 |
10 | hpi自增数据寄存器 |
11 | hpi数据寄存器 |
因此，dsp与主机交换数据的过程，也就是读写hpi寄存器的过程。也就是说，通过主机访问dsp板上资源，只需要将相应地址赋予hpia寄存器中，然后读写数据就可以通过hpid寄存器。具体描述如下：
(1) 初始化pci2040内部配置寄存器，指向特定的dsp(因为本系统有两块dsp和pci2040相连)，指定数据传输宽度为16位。
(2) 分配hpi csr基地址和控制空间基地址，允许pci2040进行内存映射或i/o端口映射。值得注意的是，pci2040控制空间只能映射在主机的内存空间里，不能映射在i/o空间。以上两步都由驱动程序完成。
(3) 脱离复位状态后，pci2040解码从pci总线来的地址，以此来做出响应。若落入32kb的控制空间中，则根据pci_ad12、pci_ad11及pci_ad14、pci_ad13片选情况访问相应hpi寄存器。
(4)设定hpi控制寄存器中的bob位，选择正确的高低16位排列方式。
(5)主机开始对hpi寄存器进行读写。
1.3 双dsp系统硬件设计
本文所采用的双dsp系统主要用来处理视频信号及高速数据采集，该系统是基于tms320c6201 dsp和pci2040而设计的。此卡的主要功能是：(1)采集视频信号或其他模拟信号经a/d转换后，交给dsp进行相应处理，然后将处理后的数据通过pci2040经pci总线存放在计算机硬盘上或者直接存储到板上ram中，然后通过pci总线将视频数据传送到主机后显示。(2)两块dsp之间的通信可以通过mcbsp或双端口ram。
该系统的特点有：两块tms320c6201 dsp，处理能力可达3200mips；每片c6201带512k sbsram，256kb flash；16kb高速双口ram用于两块c6201之间进行数据交换；12位adc；32位高速fifo。系统硬件框图如图3所示。
2 基于wdm的pci驱动程序设计
wdm是新一代的驱动程序构架，它是一个跨平台的驱动程序模型，在windows 98以上的操作系统中都实现了全面兼容。不仅如此，wdm驱动程序还可以在不修改源代码的情况下经过重新编译后在非intel平台上运行，因而为驱动程序开发人员提供了极大的方便。
wdm驱动程序是分层的，即不同层上的驱动程序有着不同的优先级，而windows 9x下的vxd则没有此结构。另外，wdm还引入了功能设备对象fdo(functional device object)与设备对象pdo(physical device object)两个新概念来描述硬件。pdo代表实际存在的硬件设备，它是在总线驱动程序(bus driver)下枚举并建立的，负责与真实硬件进行i/o操作。fdo是由用户驱动程序建立的，一般来说，它是用户与真实硬件进行i/o操作的一个窗口，是win32赖以沟通内核的一个桥梁。对于驱动程序开发者，真正需要做的就是开发fdo。至于pdo，则由bus driver建立，并在需要的时候作为参数由i/o manager或其它系统组件传给你的fdo。
在应用层与底层进行通讯时，操作系统为每一个用户请求打包成一个irp(io request packet)结构，将其发送至驱动程序，并通过识别irp中的pdo来识别是发送给哪一个设备的。另外，wdm不是通过驱动程序名称，而是通过一个128位的全局惟一标识符(guid)来识别驱动程序的。
wdm驱动程序都有一个初始化入口点，即driverentry，它相当于c语言中的main函数。当wdm驱动程序被装入时，内核调用driverentry例程。另外wdm设备驱动程序还需要一个即插即用模块，即adddevice。adddevice例程就是pnp管理器在用户插入新设备时调用它来创建wdm设备对象的。
本文主要采用windows2000 ddk来设计该驱动程序。调试工具为softice。驱动程序的主要工作集中在：
（1）driverentry()，这是驱动程序的入口点，驱动程序被装入时首先执行driverentry例程。主要工作是建立驱动程序这所需的函数。
（2）dsppciadddevice()，在这个例程里驱动程序主要是创建设备。
（3）dsppcipnp()，在这个例程中驱动程序主要是启动设备和停止设备等，并且从pnp管理器读出为双dsp所分配的硬件资源，包括hpi csr基地址和hpi控制空间基地址，对pci配置空间进行初始化。初始化中断等。需要注意的是，在初始化中断之前禁止卡向主机发中断，因此应有屏蔽中断的操作。
(4)dsppcidevicecontrol()，在这个例程中可以定制自己的函数来达到ring3层和ring0层相互通讯的目的。通过ioctl_code可以区分不同的请求。
(5)isr_irq()，这个例程是用来处理中断的。windows 2000的中断处理机制是假定多个设备可以共享一个硬件中断。因此，isr的首要工作就是找出哪一个设备发生了中断。如果没有，则应该立刻返回false，以便hal能把中断送往其它设备驱动程序。中断服务例程isr执行在提升的irql上，在dirql级别上运行的代码需要尽可能快地运行。通常情况下，若判断中断是由自己的设备产生的，则调用一个在dispatch_level级别上运行的延迟过程调用(dpcfor_irq)。
注意：当确定是自己卡的中断时，要马上屏蔽中断位防止中断再进来，等到dpcfor_irq的结尾处再开中断。
3 结论
通过上述的软硬件设计，成功实现了预期的目标。高效的利用dsp高速处理能力。